国产精品系列不卡视频免费观看_亚洲欧美日韩、中文字幕不卡_色欲香天天天综合网站无码_午夜精品一区二区三区亚洲_榴莲视频榴莲APP_午夜一级毛片热门韩剧_女人高潮娇喘抽搐喷水动态图_在线一级观看免费观看大全_四虎www成人影院_五月激激激综合网色播免费

 

南京派易晟電子科技有限公司

Nanjing PiYS Electronic Technology CO.,LTD


> - -國(guó)產(chǎn)平臺(tái)系列- -
多功能雷達(dá)信號(hào)處理單元
國(guó)產(chǎn)信號(hào)處理板卡

概述

多功能雷達(dá)信號(hào)處理單元采用多路高速ADC、高速DAC、FPGA+多核DSP硬件架構(gòu),可實(shí)現(xiàn)6通道中頻/基帶信號(hào)高速采樣、任意中頻調(diào)制信號(hào)產(chǎn)生、雷達(dá)定時(shí)/TR組件控制信號(hào)產(chǎn)生、頻綜接收機(jī)控制、管理波控單元、100M/1000M以太網(wǎng)通信、低旁瓣脈壓、MTD、恒虛警檢測(cè)、目標(biāo)識(shí)別、點(diǎn)跡凝聚、終端控制指令分發(fā)及上報(bào)等功能。內(nèi)置北斗定位定向模塊獲取雷達(dá)的方位、位置、時(shí)間等信息,提供傾斜儀、方位伺服等外設(shè)通信接口,可應(yīng)用于體積、重量、功耗嚴(yán)格約束的一維/兩維有源相控陣脈沖壓縮雷達(dá)、一維相掃寬帶線性調(diào)頻連續(xù)波雷達(dá)的高速實(shí)時(shí)信號(hào)處理。

技術(shù)性能

2.1系統(tǒng)組成

信號(hào)處理單元采用多通道高速采樣+K7 FPGA+多核DSP+高速DAC硬件架構(gòu),硬件電路組成框圖如圖1所示。主要由6路中頻/基帶信號(hào)采樣電路、采樣時(shí)鐘產(chǎn)生電路、DAC時(shí)鐘產(chǎn)生、FPGA及其擴(kuò)展電路、2組獨(dú)立讀寫(xiě)的DDR3存儲(chǔ)器、FPGA擴(kuò)展的4個(gè)串口、高速DAC及外圍電路、定時(shí)控制信號(hào)產(chǎn)生及驅(qū)動(dòng)、6678多核 DSP及其擴(kuò)展電路、DSP時(shí)鐘電路、100M/1000M以太網(wǎng)、DSPRS485擴(kuò)展、DSPFPGA間的EMIF接口、SRIO接口、GPIO接口、供電電源、光纖接口等部分組成。

多功能雷達(dá)信號(hào)處理單元

2.2主要功能

2.2.1定時(shí)、控制信號(hào)產(chǎn)生

根據(jù)終端的控制指令產(chǎn)生雷達(dá)系統(tǒng)正常工作的PRI、CPIB、CPIE等定時(shí)信號(hào),TPTR組件發(fā)射使能)、TRTR組件接收使能)、TRSWTR組件收發(fā)控制信號(hào))、接收機(jī)增益控制、CAL(頻綜校準(zhǔn)控制信號(hào))、校準(zhǔn)口I/校準(zhǔn)口II選擇、SYNC(模擬目標(biāo)產(chǎn)生觸發(fā)信號(hào))等控制信號(hào),并將定時(shí)控制信號(hào)驅(qū)動(dòng)隔離后輸出給波控板。

2.2.2發(fā)射中頻調(diào)制信號(hào)產(chǎn)生

產(chǎn)生滿足技術(shù)性能要求的脈沖中頻調(diào)制信號(hào)或?qū)拵е蓄l線性調(diào)頻連續(xù)波信號(hào)。

2.2.3提供多種通信接口

提供10M/100M以太網(wǎng)口或RS485通信口實(shí)現(xiàn)與數(shù)據(jù)處理終端的雙向通信,接收終端的控制指令報(bào)文、發(fā)送目標(biāo)報(bào)告報(bào)文給終端。

提供RS232接口與傾斜儀通信,接收傾斜儀的俯仰、翻滾信息報(bào)文,解析俯仰信息發(fā)送給終端。

提供RS232接口與定位定向模塊通信,接收定位、定向及時(shí)間報(bào)文。

提供RS232接口與尋北儀/方位伺服通信,接收方位信息。

2.2.4具備時(shí)戳產(chǎn)生功能

利用定位定向模塊的秒脈沖、信號(hào)處理單元產(chǎn)生的ms時(shí)戳數(shù)據(jù)和北斗基準(zhǔn)時(shí)間生成目標(biāo)時(shí)間信息。

2.2.5 FPGADSP間具備多種數(shù)據(jù)接口

FPGADSP間具有SRIO接口、EMIF接口、GPIO接口。

2.2.6時(shí)鐘產(chǎn)生

利用外部輸入高穩(wěn)定時(shí)鐘產(chǎn)生ADCDAC、FPGA的工作時(shí)鐘。

2.2.7供電電源產(chǎn)生

利用外部輸入+12V電源產(chǎn)生信號(hào)處理正常工作的各種工作電源。

2.2.8波控碼計(jì)算及分發(fā)

解析終端控制指令的方位/俯仰波束駐留指令,計(jì)算有源陣面的發(fā)射相位碼、接收幅相碼(發(fā)射波束不進(jìn)行幅度加權(quán)),并進(jìn)行幅、相補(bǔ)償后發(fā)送給波控板。

2.2.9多通道中頻信號(hào)采集及下變頻

可對(duì)6路中頻輸入信號(hào)進(jìn)行高速同步采樣、數(shù)字下變頻處理,輸出6路基帶信號(hào)供后續(xù)的DBF、多通道脈壓、MTD等處理。

2.2.10基帶信號(hào)的實(shí)時(shí)處理

對(duì)和、方位差、俯仰差波束的基帶信號(hào)4個(gè)子陣的基帶信號(hào)進(jìn)行DBF、脈壓、相參積累等實(shí)時(shí)信號(hào)處理,并將和、方位差、俯仰差全程距離單元的功率譜數(shù)據(jù)通過(guò)SRIO接口傳輸給DSP。

2.2.11目標(biāo)檢測(cè)

根據(jù)當(dāng)前CPI的信號(hào)處理指令,完成目標(biāo)恒虛警檢測(cè)、高精度測(cè)速方位/俯仰和差波束測(cè)角、點(diǎn)跡凝聚、強(qiáng)目標(biāo)干擾剔除等處理。

2.2.12干擾識(shí)別

利用檢測(cè)出目標(biāo)的時(shí)域和頻域數(shù)據(jù)提取特征,進(jìn)行干擾識(shí)別、剔除。

2.2.13環(huán)境溫度測(cè)量及控制

具備環(huán)境溫度測(cè)量及風(fēng)扇控制功能,當(dāng)環(huán)境溫度高于20℃時(shí)控制本板及系統(tǒng)的風(fēng)扇開(kāi)啟,低于20℃時(shí)關(guān)斷本板及系統(tǒng)風(fēng)扇

2.2.14故障檢測(cè)

具備故障自檢和工作狀態(tài)監(jiān)視功能,并將其它分系統(tǒng)的故障信息上報(bào)給終端。

2.2.15 TR組件收發(fā)通道測(cè)量

利用TR組件收發(fā)通道測(cè)量、測(cè)試程序,完成發(fā)射、接收通道的幅相特性測(cè)量,并生成不同頻點(diǎn)的幅、相校正系數(shù)。

2.2.16接收方向圖測(cè)量功能

可實(shí)現(xiàn)接收方向圖測(cè)量功能,利用接收方向圖測(cè)試程序測(cè)量方位和、差方向圖,俯仰和、差方向圖。

2.2.17管理外擴(kuò)設(shè)備

管理外部擴(kuò)展的傾斜儀、尋北儀/方位伺服等設(shè)備。

2.3主要性能

2.3.1接口

a) 光纖通信接口:?jiǎn)瓮ǖ离p向光纖,傳輸速率10Gbps。

b) 以太網(wǎng):1個(gè)100M/1000M以太網(wǎng)。

c) 串行口:DSP提供1個(gè)串口,FPGA擴(kuò)展到DSP串口4個(gè)。

d) 1個(gè)波控板接口(含電源、RS422通信口、控制信號(hào)等)。

e) 1個(gè)頻綜收發(fā)組件接口。

f) 輸入電源接口1個(gè)。

g) 8位測(cè)試信號(hào)輸出口1個(gè)。

h) 高穩(wěn)定時(shí)鐘輸入口1個(gè)。

i) 6個(gè)中頻/基帶輸入信號(hào)接口。

j) 1個(gè)中頻調(diào)制信號(hào)輸出接口。

k) 兩個(gè)北斗天線接口。

l) FPGA、DSP調(diào)試口、電源編程口各1個(gè);

m) 1個(gè)傾斜儀接口;

n) 1個(gè)尋北儀/方位伺服接口。

2.3.2 FPGA存儲(chǔ)器擴(kuò)展

2組獨(dú)立讀寫(xiě)DDR3存儲(chǔ)器,每組容量為256M×32bit,讀寫(xiě)時(shí)鐘頻率:1066MHz。

2.3.3 DSP存儲(chǔ)器擴(kuò)展

DSP擴(kuò)展256M×64bit DDR3存儲(chǔ)器,讀寫(xiě)時(shí)鐘頻率1066MHz。

2.3.4 FPGADSP間接口

a一組SRIO接口;

bEMIF接口;

cGPIO接口。

2.3.5 FPGADSP間的SRIO

通道數(shù):4;

傳輸速率:3.125Gbps

2.3.6外部輸入時(shí)鐘

頻率:120MHz;

功率:10dBm ±1dBm;

輸出阻抗:50Ω

信號(hào)形式:正弦波。

2.3.7輸出中頻調(diào)制信號(hào)

a) 中頻頻率:510MHz/1800MHz(可根據(jù)用戶需要定制);

b) 信號(hào)帶寬:30MHz/150MHz(可根據(jù)用戶需要定制);

c) 信號(hào)形式:脈沖調(diào)制信號(hào)/線性調(diào)頻連續(xù)波;

d) 輸出信號(hào)功率:0dBm±1dBm;

e) 輸出阻抗:50歐姆;

f) 諧波:≤-30dBc;

g) 雜散抑制(帶外)≥50dB

2.3.8中頻輸入信號(hào)及采樣

a)輸入信號(hào)通道數(shù):6路;

b)中頻頻率:510MHz;

c)輸入信號(hào)功率:10dBm

d)輸出阻抗:50歐姆;

eADC采樣頻率:≥120MSPS;

fADC分辨位數(shù):≥14位;

gADC有效分辨位數(shù)(ENOB):≥11位。

2.3.9供電及功耗

a)供電電源:+12V±1V

b)功耗:  20W。

2.3.10重量

 340g(含散熱板風(fēng)扇)。

2.3.11散熱方式

自然散熱。

2.4接口

對(duì)外接口如表1所示。

1)中頻/基帶輸入IXS1

單端交流輸入信號(hào)、50歐姆阻抗、信號(hào)功率10dBmSSMA-KHD插座。

2)中頻/基帶輸入IIXS2

單端交流輸入信號(hào)、50歐姆阻抗、信號(hào)功率10dBmSSMA-KHD插座。

3)中頻/基帶輸入IIIXS3

單端交流輸入信號(hào)、50歐姆阻抗、信號(hào)功率10dBm,SSMA-KHD插座。

4)中頻/基帶輸入IVXS4

單端交流輸入信號(hào)、50歐姆阻抗、信號(hào)功率10dBm,SSMA-KHD插座。

5中頻/基帶輸入VXS5

單端交流輸入信號(hào)、50歐姆阻抗、信號(hào)功率10dBm,SSMA-KHD插座。

6中頻/基帶輸入VIXS6

單端交流輸入信號(hào)、50歐姆阻抗、信號(hào)功率10dBm,SSMA-KHD插座。

7)輸入時(shí)鐘XS7

100MHz外部時(shí)鐘輸入,10dBm±1dBm功率,SSMA-KHD插座100MHz時(shí)鐘作為4路中頻/基帶信號(hào)的采樣頻率,DAC、高中頻ADC時(shí)鐘由PLL產(chǎn)生、參考時(shí)鐘為100MHz

8中頻調(diào)制信號(hào)輸出XS8

輸出1800MHz中頻調(diào)制信號(hào),SSMA-KHD插座。

9)電源輸入(XS9

電源輸入插座信號(hào)定義見(jiàn)表2
10)波控板接口XS10
波控板接口信號(hào)定義見(jiàn)表3,其中+12V_IN輸入電源由波控板產(chǎn)生,CPIB、CPIE為信號(hào)處理提供給波控板的定時(shí)信號(hào),為LVDS電平差分信號(hào)、用SN65LVDS391或類似功能芯片產(chǎn)生,波控板要用SN65LVDS349或類似差分接收芯片接收。TP、TR、TRSWTR組件發(fā)射、接收及收發(fā)切換控制信號(hào),電平標(biāo)準(zhǔn)和產(chǎn)生方式與CPIBCPIE相同,由波控板接收、驅(qū)動(dòng)后轉(zhuǎn)發(fā)給TR組件;D2A、A2DRS422通信信號(hào),CAL、CalPort_Sel1~0、Gain_CTL4~Gain_CTL0FS_TRSW為頻綜接收機(jī)的校準(zhǔn)/正常工作控制、校準(zhǔn)口選擇、5位增益控制信號(hào)及頻綜收發(fā)切換信號(hào),其中頻綜收發(fā)切換信號(hào)的時(shí)序關(guān)系可能與TR組件的收發(fā)切換信號(hào)時(shí)序關(guān)系不同,波控板接收、驅(qū)動(dòng)后提供給頻綜接收機(jī)。旁瓣匿影校正口I、校正口II共用一路接收機(jī)CalPort_Sel1~000”時(shí)頻綜接收機(jī)選擇旁瓣匿影輸入,“01”時(shí)選擇校正口I輸入,“10”時(shí)選擇校正口II輸入。
11終端通信口XS11
終端通信口的信號(hào)定義見(jiàn)表4,可以選擇RS48510M/100M/1000M以太網(wǎng)輸出給終端。

12)光纖接口XS12

光纖接口用于數(shù)據(jù)采集、調(diào)試數(shù)據(jù)輸出。

13同步輸出XS13

同步輸出為信號(hào)處理單元產(chǎn)生的矢量信號(hào)源的外觸發(fā)信號(hào),用于信號(hào)處理單元的軟件調(diào)試和測(cè)試。

14FPGA調(diào)試口XS14

XS16FPGAJTAG調(diào)試口。

15)測(cè)試信號(hào)輸出XS15

測(cè)試信號(hào)輸出接口信號(hào)定義見(jiàn)表5,用于信號(hào)處理FPGA、DSP軟件調(diào)試測(cè)試過(guò)程中輸出測(cè)試信號(hào)。

16DSP調(diào)試口XS16

略。

17)傾斜儀接口XS17

       傾斜儀接口信號(hào)定義見(jiàn)表6傾斜儀使用FPGA擴(kuò)展的RS232串口1,接插件為JL4-5ZJB

18)風(fēng)扇電源XS18

        信號(hào)處理散熱板風(fēng)扇接口信號(hào)定義見(jiàn)表7,風(fēng)扇開(kāi)關(guān)受信號(hào)處理控制,信號(hào)處理單元利用板上的溫度傳感器測(cè)量環(huán)境溫度,溫度高于20時(shí),啟動(dòng)本板風(fēng)扇工作。接插件為JL4-4ZJB。

19PRI監(jiān)測(cè)信號(hào)XS19

用于測(cè)試的定時(shí)信號(hào)輸出,接插件為MCX-KHD

20CPI監(jiān)測(cè)信號(hào)XS20

用于測(cè)試的定時(shí)信號(hào)輸出,接插件為MCX-KHD

21)北斗主天線XS21

北斗主天線接口,接插件為MMCX-KHD。

22)北斗從天線XS22

北斗從天線接口,接插件為MMCX-KHD。

23尋北儀/方位伺服接口XS23

        尋北儀/方位伺服接口信號(hào)定義見(jiàn)表8,接插件為JL4-6ZJB。

24)頻綜收發(fā)組件接口(XS24

       頻綜收發(fā)組件接口信號(hào)定義見(jiàn)表9,用于沒(méi)有波控板、波束不掃描的應(yīng)用場(chǎng)景,由信號(hào)處理單元直接控制頻綜收發(fā)組件,插座型號(hào)J30J-21ZKN-JFreq_CTL4~Freq_CTL0、Freq_WRGain_CTL5~ Gain_CTL0、FS_TRSW分別為頻率代碼、寫(xiě)頻率、增益控制、收發(fā)轉(zhuǎn)換信號(hào),均為3.3V CMOS電平,Gain_CTL5~ Gain_CTL0控制1dB步進(jìn)衰減器、最大衰減量63dB。收發(fā)轉(zhuǎn)換信號(hào)FS_TRSW在脈沖工作方式下有效,可以用于收發(fā)組件的收發(fā)控制,連續(xù)波工作時(shí)一直為高電平。FS_Bit3~FS_Bit0收發(fā)組件的故障檢測(cè)信號(hào),為3.3V CMOS電平,高電平故障、低電平正常。

         信號(hào)處理的通信接口見(jiàn)表10,DSP的千兆以太網(wǎng)和RS485串口與終端連接;DSP通過(guò)FPGA擴(kuò)展4個(gè)串口,分別與波控板、傾斜儀、定位定向設(shè)備、尋北儀/方位伺服通信;單通道光纖用于調(diào)試、測(cè)試及數(shù)據(jù)采集。

文字

3外形尺寸

   信號(hào)處理單元印制板外形尺寸:110mm×180mm,焊接面(底面)放置的器件高度≤5mm,元件面(正面)含散熱板的高度≤20mm信號(hào)處理單元實(shí)物如圖2所示。

信號(hào)處理單元對(duì)外接口布局如圖3所示。

典型應(yīng)用

兩維相掃脈沖壓縮雷達(dá)信號(hào)處理

兩維相掃模擬相控陣?yán)走_(dá)組成如圖4所示。信號(hào)處理單元產(chǎn)生510MHz中頻調(diào)制信號(hào)(信號(hào)帶寬、時(shí)寬可根據(jù)需求確定),由頻綜接收機(jī)進(jìn)行上變頻、濾波、功率放大后提供4個(gè)子陣TR組件的發(fā)射激勵(lì)信號(hào);陣列天線的接收信號(hào)由4個(gè)子陣TR組件進(jìn)行低噪聲放大、幅相加權(quán)、信號(hào)合成后輸出4路接收信號(hào)給頻綜接收機(jī),頻綜接收機(jī)完成低噪聲放大、增益控制、下變頻、濾波、中頻放大,輸出4路中頻信號(hào)給信號(hào)處理單元;信號(hào)處理單元對(duì)4路中頻輸入信號(hào)進(jìn)行同步采樣、數(shù)字下變頻(DDC)、DBF處理,得到和、方位差、俯仰差波束基帶信號(hào),由FPGA完成每個(gè)波束的低旁瓣脈壓、干擾抑制、相參積累后,將FFT數(shù)據(jù)通過(guò)SRIO接口傳輸給多核DSP,由DSP完成恒虛警檢測(cè)、目標(biāo)識(shí)別等處理后,將目標(biāo)信息及當(dāng)前CPI的控制指令報(bào)告給數(shù)據(jù)處理終端。

信號(hào)處理單元的FPGADSP處理軟件設(shè)計(jì)成參數(shù)可編程,支持脈寬、重復(fù)周期、信號(hào)帶寬及波形、CPI脈沖數(shù)、檢測(cè)算法等參數(shù)捷變,由數(shù)據(jù)處理終端根據(jù)目標(biāo)探測(cè)任務(wù)靈活調(diào)度雷達(dá)資源,實(shí)現(xiàn)最優(yōu)目標(biāo)探測(cè)和資源利用。

 一維相掃連續(xù)波雷達(dá)信號(hào)處理

一維相掃寬帶線性調(diào)頻連續(xù)波雷達(dá)組成如圖5所示。信號(hào)處理單元產(chǎn)生1800MHz中頻150MHz帶寬線性調(diào)頻連續(xù)波信號(hào)(信號(hào)帶寬、時(shí)寬可根據(jù)需求確定),由頻綜接收機(jī)進(jìn)行上變頻、濾波、功率放大后提供給發(fā)射組件;陣列天線的接收信號(hào)由2個(gè)子陣接收組件進(jìn)行低噪聲放大、幅相加權(quán)、信號(hào)合成后輸出2路接收信號(hào)給頻綜接收機(jī),頻綜接收機(jī)完成低噪聲放大、增益控制、混頻去斜后輸出兩個(gè)子陣的基帶I、Q信號(hào);信號(hào)處理單元對(duì)基帶信號(hào)進(jìn)行同步采樣、DBF處理生成和、差波束基帶信號(hào),FPGA進(jìn)行兩維FFT處理后,將各距離單元功率譜數(shù)據(jù)通過(guò)SRIO傳輸給DSP,DSP完成恒虛警檢測(cè)、高精度測(cè)速、目標(biāo)識(shí)別等處理后,將目標(biāo)信息及當(dāng)前CPI的控制指令報(bào)告給數(shù)據(jù)處理終端。

信號(hào)處理單元的FPGA、DSP處理軟件設(shè)計(jì)成參數(shù)可編程,支持信號(hào)時(shí)寬、信號(hào)帶寬、積累周期數(shù)、檢測(cè)算法等參數(shù)捷變,由數(shù)據(jù)處理終端根據(jù)目標(biāo)探測(cè)任務(wù)靈活調(diào)度雷達(dá)資源,實(shí)現(xiàn)最優(yōu)目標(biāo)探測(cè)和資源利用。

軟件資源

5.1 FPGA及擴(kuò)展資源測(cè)試程序

5.2 DSP及擴(kuò)展資源測(cè)試程序

5.3 典型應(yīng)用例程

>> 如有任何問(wèn)題和需求,歡迎咨詢我們:

 

南京理工大學(xué) 電光學(xué)院

電話:13951661317 謝老師

地址:南京市玄武區(qū)孝陵衛(wèi)200號(hào)